可重构嵌入式系统设计与实现

基本信息

• 商品名称：可重构嵌入式系统设计与实现(基于Cypress PSoC4BLE智能互联平台)/电子
• 作者：编者:何宾
• 定价：69
• 出版社：电子工业
• ISBN号：9787121351044

其他参考信息（以实物为准）

• 出版时间：2018-11-01
• 印刷时间：2018-11-01
• 版次：1
• 印次：1
• 开本：16开
• 包装：平装
• 页数：257
• 字数：435千字

作者简介

何宾， 的嵌入式系统专家和EDA技术专家，长期从事嵌入式系统和电子设计自动化方面的教学和科研工作，与 知名的半导体厂商租EDA工具厂商保持紧密合作，致力于推动 高校电子信息技术的教学改革。目前已经出版嵌入式系统和电子设计自动化方面的著作20余部，内容涵盖电路仿真、电路设计、现场可编程门阵列、单片机、嵌入式系统等。代表作有《Xilinx FPGA数字设计》、《Xilinx All Programmable Zynq-7000 SoC设计指南》、《Xilinx FPGA数字信号处理 指南》、《Xilinx FPGA 设计指南》、《Altium Designer 13.0电路设计、仿真与验证 指南》、《STC单片机原理及应用》。

目录

第1章 可重构嵌入式系统设计导论
1.1 可重构嵌入式系统的背景和优势
1.1.1 传统的嵌入式系统构建方法
1.1.2 可重构嵌入式系统构建方法
1.1.3 PSoC性能比MCU 优越
1.2 可重构嵌入式系统的设计重用
1.3 PSoC4 BLE的结构及功能
1.4 PSoC4 BLE设计流程
1.4.1 硬件设计流程
1.4.2 软件设计流程
1.5 PSoC4 BLE的硬件连接
第2章 可重构嵌入式系统基本设计流程
2.1 软件的下载和安装
2.2 建立新的设计工程
2.3 在原理图中添加嵌入式硬件设计
2.3.1 在原理图中添加数字输出端口
2.3.2 在原理图中添加片外外设注解
2.3.3 对硬件设计进行处理
2.3.4 查看分配的引脚位置
2.4 为嵌入式硬件开发软件应用
2.5 下载设计到目标系统
第3章 Cortex-M0 CPU结构
3.1 ARM处理器类型
3.2 Cortex-M系列处理器概述
3.2.1 Cortex-M系列处理器的特点
3.2.2 Cortex-M系列处理器的性能参数
3.3 Cortex-M0处理器的性能和结构
3.3.1 Cortex-M0处理器的性能
3.3.2 Cortex-M0处理器的结构
3.4 Cortex-M0处理器的寄存器组
3.4.1 通用寄存器
3.4.2 堆栈指针
3.4.3 程序计数器
3.4.4 链接寄存器
3.4.5 组合程序状态寄存器
3.4.6 中断屏蔽特殊寄存器
3.4.7 特殊寄存器
3.5 Cortex-M0存储器空间映射
3.6 Cortex-M0程序镜像原理及生成方法
3.7 Cortex-M0处理器的端及分配
3.8 Cortex-M0处理器异常及处理
3.8.1 异常处理
3.8.2 异常优先级
3.8.3 向量表
3.8.4 异常类型
3.8.5 PSoC4中断源
3.8.6 PSoC4中断触发方式
3.8.7 固定功能模块和UDB的中断布线
第4章 Cortex-M0指令集
4.1 Thumb指令集